Inicio Productos Interruptor del IP y de ASI

Scheduling del interruptor del IP y de ASI de la ayuda de matriz del IP y copia de seguridad inteligente de la transferencia

Datos del producto:

Lugar de origen:	Beijing, China
Nombre de la marca:	Univiso
Certificación:	CE, FCC, CCC, RoHS
Número de modelo:	BWFCPC-6000-SW

Pago y Envío Términos:

Cantidad de orden mínima:	1PC
Precio:	Negotiation
Detalles de empaquetado:	Embalaje estándar de exportación
Tiempo de entrega:	trabajo 5 días después del pago
Condiciones de pago:	T/T
Capacidad de la fuente:	1000pcs por mes

Contacto

Descripción detallada del producto

FPGA:	Tecnología de ordenadores paralelo con FPGA como base	Alto rendimiento:	Asegure el establo de la difusión
monitor:	Supervisión de cualquier programa designado	Tasa de bits de la señal:	1~214Mbps
Transmisión del IP:	Tasa de bits máxima de la transmisión del IP: los 800M (lleno - duplex)	Dirección de la red:	Ayuda
Alta luz:	interruptor auto único , interruptor de la encaminamiento del sdi del hd

El IP y ASI cambian - Scheduling de la ayuda de matriz del IP y la copia de seguridad inteligente de la transferencia

Introducción de la producción

La matriz de reserva del IP del Scheduling y de la transferencia inteligente se utiliza principalmente en la televisión, transmisión de la red, señal en grande del IP, tiene una selección rica y completa de modo de la transferencia de entrada y de la salida, capacidad estupenda de la transferencia, mecanismo completo de la gestión de seguridad.
La entrada multi de las ayudas de matriz del IP y la transferencia manual inconsútil rápida multi del interruptor de la salida (TS sobre UDP/TS encima entre HTTP/FLV sobre protocolo de RTMP) y automática, el análisis automático y los TS de la ayuda del programa fluyen programa del mago añadido, para apoyar la visualización basada en la transferencia manual del enrejado de principal y de espera, ayuda, ayuda, ayuda para la transferencia automática del solo cojín, sincronización automática basada en la función de transferencia.
Nivel 1+1 del dispositivo de la ayuda de matriz del IP y copia de seguridad de N+M.

Características:

• Interruptor inconsútil de la corriente viva del IP
• 32X32 a las opciones de configuración de la matriz 512X512
• Interruptor de la seguridad, interruptor manual, interruptor programado

Usos:

• Canal de televisión, operador de red, copias de seguridad en grande de la corriente del IP, enviando
• Interruptor de la seguridad del sistema de radiodifusión del IP

Especificaciones:

Entrada y salida

• Interfaz: Máximo puertos de 6 gigabites (o 4 puerto óptico de diez gigabites)
• Puente de la ayuda del puerto Ethernet, y la caída del sistema pueden asignar el corelation de la entrada-salida
• entrada Uno mismo-definida, acercamiento de la matriz de la salida
• Apoye 512*512 por la unidad, mejora a 1024 sin hardware cambiante
• Apoye las entradas multi con una hecha salir, y cada cada salida se puede seleccionar a partir de 512 entradas
• Apoye las salidas multi entradas uno, de que es solo transporte en tiempo real de la corriente a 512 direcciones de destino al mismo tiempo
• Protocolos multi de la entrada: TS sobre TS del UDP sobre TS del HTTP sobre RTSP
• Protocolos multi de la salida: TS sobre TS del UDP sobre TS del HTTP sobre RTSP
• Formatos multi de la codificación: MPEG2/H.264/H.265/AVS+
• Amplíe la otra entrada y los protocls de la salida según requieren fexiblemente

Modos de la transferencia

• Por modos de la transferencia de la corriente de la ayuda 3 de la salida: auto, manual y programación
• Interruptor manual del rapid de la matriz de la representación visual 512X512 de la ayuda
• La exhibición primaria y de respaldo de la ayuda de situación por del canal, y base en el interfaz de la matriz de punto despliega el interruptor rápido entre primario y de respaldo
• Apoye el interruptor auto de tres corrientes para por el canal, primario, de respaldo y la estrategia auxiliar del interruptor puede uno mismo-ser definida
• Apoye el interruptor que mide el tiempo, difundiendo para por la base de la salida del canal en la programación uno mismo-definida
• Apoye la transferencia del one-out-three del respaldo que programa y que envía

Capacidad de la transferencia

• Punto de la división de la base en el GOP, transferencia inconsútil completamente observada del punto del interruptor
• La polimerización en cadena, PTS guarda transiciones suaves antes y después del interruptor de la corriente, cuenta continua guarda la corrección
• La ayuda PID guarda o auto-trazando, puede mantener el PID sin cambios antes y después del interruptor de la corriente
• Apoye el envío y la programación: tiempo de la transferencia exacto al intervalo de unidad del GOP
• Estado latente bajo: El estado latente mínimo del planificador es un intervalo de unidad del GOP

Gestión de la seguridad

• exhibición de alarma Alto-integrada, situación de trabajo centralizada de la matriz de la exhibición
• Apoye la exhibición del interfaz y la base completas de la gestión en matriz de la representación visual de las BS y del CS
• Situación de la entrada y de la secuencia de salida de la exhibición en tiempo real: incluya el nombre de programa, las cuentas de velocidad de transmición de bites, del GOP, el etc.
• Tiempo real que analiza y que supervisa la pérdida de la sincronización, error de cuenta continuo
• La copia de seguridad de la ayuda 1+1, mantiene la dirección de la salida de la corriente sin cambios después de la transferencia de reserva.
• Copia de seguridad de la ayuda N+M
• Vía interfaz de la web y software del SNMP, gestión y pregunta del registro

Monitor	Supervisión de cualquier programa designado
Dimensión	1U chasis estándar, estructura integrada
PID	Cada supervisión máxima de 16 PID de la ayuda del canal

etiqueta:

Persona de Contacto: sales

Teléfono: +8618675510354

Otros productos

Decodificador integrado comercial del receptor, interruptor de la desmodulación del multiplexor del receptor de satélite

Entrada: ASI, RF, RJ45 el 100/1000M Ethernet

Salida: ASI, SDI, tipo lazo del RF hacia fuera

El vídeo descifra: MPEG-2

El audio descifra: MPEG-1/2/3, AAC+, WMA9 etc

Rendimiento de la entrada de señales del auxiliar del interruptor espera activo 3 del IP y de ASI alto individualmente

FPGA: Tecnología de ordenadores paralelo con FPGA como base

Alto rendimiento: Parte del enlace y de los datos de red interna del alto rendimiento

Monitor automático: El IP máximo 63 fluye el monitor automático y el interruptor

Entrada: Ayuda activa/entrada de señales del recurso seguro/del auxiliar 3 individualmente

Interruptor ASI del IP y de ASI de la computación paralela que supervisa cualquier programa designado

FPGA: Tecnología de ordenadores paralelo con FPGA como base

Alto rendimiento: Asegure el establo de la difusión

monitor: Supervisión de cualquier programa designado

Tasa de bits de la señal: 1~214Mbps

Recurso seguro al interruptor auxiliar del IP y de ASI, tasa de bits máxima compuesta del divisor los 800M del patio del vídeo

FPGA: Tecnología de ordenadores paralelo con FPGA como base

Alto rendimiento: Asegure el establo de la difusión

monitor: Supervisión de cualquier programa designado

Tasa de bits de la señal: 1~214Mbps

El interruptor del IP y de ASI de la redundancia asegura el establo y la salud de la difusión

FPGA: Tecnología de ordenadores paralelo con FPGA como base

Alto rendimiento: Asegure el establo de la difusión

monitor: Supervisión de cualquier programa designado

Tasa de bits de la señal: 1~214Mbps

Scheduling del interruptor del IP y de ASI de la ayuda de matriz del IP y copia de seguridad inteligente de la transferencia

Scheduling del interruptor del IP y de ASI de la ayuda de matriz del IP y copia de seguridad inteligente de la transferencia

interruptor auto único

interruptor de la encaminamiento del sdi del hd

satellite digital decoder,

unique auto switch,

hd sdi routing switcher